13 日，處理器龍頭英特爾 (intel) 在 ｢架構日｣ 上正式發表與展示新型電晶體技術，這項定名為 ｢SuperFin｣ 的技術以 10 奈米製程為基礎，預計能降低通孔電阻 30%，以提高互連效能。而接下來預計推出代號 ｢Tiger Lake｣ 的次世代處理器將會採用該技術，而目前已在出貨中，預計 2020 年底前將能看到搭載 ｢Tiger Lake｣ 次世代處理器的終端設備。
近期，英特爾因為 7 奈米製程延遲推出的事件，在科技產業圈鬧得滿城風雨，也讓英特爾的股價大跌，還使得競爭對手得利。而為了挽回頹勢，英特爾特別在定名為 ｢架構日｣ 的當天宣布並展示六大創新發展，其中包括了 10 奈米 SuperFin 技術、Willow Cove 微架構、針對行動客戶端的 Tiger Lake 系統單晶片架構的詳細資訊、以及首次揭示了其完全可擴展的 Xe 繪圖架構等。英特爾指出，這些架構可滿足從消費端至高效能運算，再到遊戲用途的各個市場。英特爾將其解藕晶片設計方式、結合先進的封裝技術，XPU 產品和以軟體為中心的策略，致力為客戶提供領先效能的全方位解決方案。
英特爾表示，在新宣布的 10 奈米 SuperFin 技術上，是經過多年來持續在 FinFET 電晶體技術方面精益求精的努力，使得英特爾重新定義該技術，以達成史上最大的單節點內技術升級，提供等同轉換至全新製程節點技術的效能改進。透過在 10 奈米 SuperFin 技術將英特爾增強型 FinFET 電晶體與 Super MIM 電容器結合在一起，在 SuperFin 技術於源極/汲極提供增強的磊晶，以改進柵極製程和額外的柵極間距下，將實現更高的效能。
英特爾進一步指出，由英特爾首席架構師 Raja Koduri、英特爾院士及其架構師團隊所開發的 10 奈米 SuperFin 技術具有提升源極和汲極結構的磊晶生長的特點，從而提升應力並減小電阻，以允許更多電流通過通道。其次，將改進柵極製程以驅動更高的通道遷移率，使得電荷載子更快速地移動。另外，額外的柵極間距選項，可為需要極致效能的特定晶片功能提供更高的驅動電流。而且在新型薄阻障層將通孔電阻降低了 30% 的情況下，進一步增強了互連效能。因此，與業界標準相比，英特爾的 Super MIM 電容於相同的佔用面積，提供 5 倍的容值，從而降低電壓驟降情況，並顯著提高產品效能。該技術由一種新型 Hi-K 介電材料所實現，該材料堆疊在厚度僅為數埃 （10-10公尺） 的超薄層中，形成重複的 「超晶格」 結構。這是一項業界首創的技術，領先於其他製造商的現有製程能力。
英特爾最後表示，接下來代號為 ｢Tiger Lake｣ 的英特爾次世代筆電處理器將以 10 奈米 SuperFin 技術為基礎，而 ｢Tiger Lak｣ 目前正在生產中，並出貨給那些預計在年底節慶季節推出 OEM 系統的客戶。
(首圖來源:英特爾提供)
August 14, 2020 at 09:20AM
https://ift.tt/2PO2jGV
英特爾全新10 奈米SuperFin 電晶體技術，Tiger Lake 處理器將採用 - 科技新報 TechNews
https://ift.tt/30YRb0K
Bagikan Berita Ini
0 Response to "英特爾全新10 奈米SuperFin 電晶體技術，Tiger Lake 處理器將採用 - 科技新報 TechNews"
Post a Comment